Progetto di Reti Logiche

Prof. Fornaciari, Prof. Palermo e Prof. Salice
Anno Accademico 2025 - 2026

REGOLE per lo svolgimento del progetto
(Aggiornamento del 27 Novembre 2025)

Compito dello studente è quello di descrivere in VHDL e sintetizzare il componente HW che
implementa la specifica richiesta, interfacciandosi con una memoria dove sono memorizzati i
dati  e  dove  andrà  scritto  il  risultato  finale.  Allo  studente  verrà  fornito  un  Test  Bench  di
esempio  (che  include  la  memoria)  per  validare  il  corretto  funzionamento  del  modulo
implementato.

●

●

Il  progetto  può  essere  svolto  in  gruppi  composti  da  un  massimo  di  2  studenti  che
debbono avere il medesimo docente di riferimento.
Il  progetto  è  una  attività  autonoma  che  non  coinvolge  in  nessun  modo  il  corpo
docente a meno di chiarimenti sulla specifica di progetto.

●  Nel  caso  il  testo  di  specifica  risulti  incompleto,  è  compito  del  gruppo  di  lavoro

contattare i docenti motivando accuratamente la ragione della incompletezza.

●  Strumento  di  sintesi  da  usare  è  XILINX  VIVADO  WEBPACK  e  la  FPGA target può
essere  qualunque  perchè  il  progetto  è  talmente  piccolo  che  non  ha  problemi.
(Esempio: Artix-7 FPGA xc7a200tfbg484-1)

Il progetto deve funzionare con un periodo di clock di almeno 20 ns;

Criteri di valutazione

●  Un componente descritto e simulabile correttamente in pre-sintesi viene valutato fino

ad un massimo di 24.

●  Un componente sintetizzabile e correttamente simulabile in post-sintesi può ottenere
una  valutazione superiore a 24: fino a 30 per un progetto fatto in coppia, fino a 30L
per un progetto svolto da un singolo studente.

●  Lo  studente  deve  allegare  al  progetto  come  documentazione  una  relazione.
Quest’ultima deve includere: 1) specifiche di progetto 2) scelte progettuali 3) risultati
dei  test  fatti  e  le  ragioni  di  tali  test  (motivare  le  scelte)  4)  risultati  della sintesi. Nel
caso  di  un  componente  descritto  e  simulabile  correttamente  in  pre-sintesi  questo
deve essere chiaramente segnalato anche nella relazione. La qualità della relazione
concorre alla definizione del voto complessivo.
Il  voto  finale,  in  entrambi  i  casi,  terrà  conto  dei  test superati dal componente, dalla
qualità  del  codice  VHDL  e  della  relazione  presentata  (incluse le scelte progettuali).
Un progetto fatto in coppia può comunque raggiungere la lode grazie alla valutazione
complessiva dell’implementazione e della relazione.

●

●  ATTENZIONE:  non  è  possibile  rifiutare  il  voto  finale.  Questo  è  dovuto  alla
tipologia  del  progetto  che  è  considerato,  da  regolamento  didattico,  una  “PROVA
FINALE”.

●  E’  facoltà  dei  docenti  richiedere  un'integrazione  mediante  una  discussione  orale  o
una prova pratica relativamente allo sviluppo del progetto nell'ambiente suggerito, in
aggiunta  alla  valutazione  basata  sulla  prova  di  funzionamento  del  codice  e  della
relazione.

Criteri di Consegna

●  La  specifica  del  progetto  resta  invariata  per  tutto  l’anno  accademico.  La  consegna
del progetto può   essere fatta solo una volta nell’arco dell’anno accademico con la
possibilità  di  una  ed  unica  risottomissione  in  caso  di  insufficienza  (si  legga  la  nota
successiva).

●

●  NOTA: nel caso che la prima consegna risulti insufficiente (9<x<18) viene consentita,
a  parere  insindacabile  del  docente,  una  successiva  consegna;  la  valutazione,  in
questo frangente,  non potrà superare in nessun caso 24/30. Non sono né previste
né eccezioni e/o compensazioni. Ai progetti la cui valutazione è inferiore ai 10/30
non verrà offerta la possibilità di riconsegna.
Il  progetto  e  la  relativa  relazione  è  personale (o del gruppo di due studenti) e
per  nessun  motivo  deve  essere condiviso con colleghi della propria o di altre
sezioni.  Il  progetto  verrà  sottoposto  ad  un  controllo  anti-plagio  confrontandolo  con
tutti  i  progetti  delle  3  sezioni  a  partire  dalla  prima  consegna.  Nel  caso  venga
identificato un plagio evidente, la prova verrà considerata con valutazione 0/30
con  relative  conseguenze  anche  di  carattere  disciplinare.  In  caso  di  plagio
verrà  presa  in  considerazione  anche  la/le  persone  sorgenti  del  materiale  con
rettifica del voto anche laddove già verbalizzato.

●  ATTENZIONE: in caso di bocciatura (valutazione che si ottiene in due casi: progetti la
cui valutazione è inizialmente inferiore ai 10/30, progetti risultati insufficiente dopo la
seconda consegna) il candidato verrà rimandato all’anno accademico successivo.
●  ATTENZIONE:  Nel  caso  il  candidato  non  riesca  a  superare  positivamente  la
valutazione  del  progetto  entro  l'ultima  consegna,  dovrà  sostenere  la  “PROVA
FINALE” con il progetto dell'anno accademico successivo.

IMPORTANTE:  La  "Prova  Finale,  Progetto  di  Reti  Logiche"  è  un  esame,  anzi  è  da
considerarsi  alla  stregua  di  una  tesi  personale,  e  come  tale  il  progetto  DEVE
contenere  lavoro  che  deve  essere  considerabile  come  dello  studente.  L'uso  di
strumenti  di  AI  per  supportare  la  risoluzione  dell'assegnamento  (o  parte  di  esso)  e
consegnarlo  come  se  fosse  proprio  lavoro  è  considerato  una  cattiva  condotta
accademica  che  è  considerata  al  pari  del  plagio.  Inoltre,  se  usato  da  più  studenti,
strumenti di GenAI, quali ad esempio GitHub-copilot/ChatGPT etc…, generano codice
simile  tra  gli  studenti.  Questo  porta  inoltre  all’identificazione  dello  stesso  come
cross-plagio  e  quindi  come  tale  verrà  trattato.  Si  può  essere  ispirati  (molto
limitatamente), ma non si può sottomettere codice o materiale generato o fortemente
derivato/copiato da altri.

Modalità di consegna:

Le date previste per le tre sessioni sono:

●

●
●
●

I consegna entro 1 Febbraio 2026
○  per potersi laureare a Marzo (verbalizzazione entro il 20.02.2026)
II consegna entro 15 Marzo 2026
III consegna entro 26 Aprile 2026
IV consegna entro 7 Giugno 2026
○  per potersi laureare a Luglio (verbalizzazione entro il 1.07.2024)

●  V consegna entro 13 Luglio 2026

●  VI consegna entro 28 Agosto 2026

○  per  potersi  laureare  a  Settembre/Ottobre   (con  verbalizzazione  entro  il

11.09.2026)

●  VII consegna 11  Settembre 2026
●  *** Consegna EXTRA *** 1 Dicembre 2026

●  Questa  consegna  fa  parte  delle  consegne  del  nuovo anno accademico
(26/27).  Questa  data  consente  agli  iscritti  alla  prova  finale  25/26  di
usufruire  di  un'ulteriore  consegna  nel  nuovo  anno  accademico  con  la
specifica dell’anno precedente.

Dopo l’ultima consegna si passa al progetto che verrà proposto per l’anno successivo.

Per  la  consegna  dei  progetti  verrà  predisposta  una  cartella su WeBeeP per ogni sessione
d’esame.  All’interno  di  questa  cartella  ogni  studente  o  gruppo  di  studenti  dovrà  caricare
esattamente due file:

●  un  solo  file  con  il  codice  VHDL  -  Il  file  caricato  dovrà  essere  nominato
codicePersona.vhd  (esempio  10499233.vhd).
IMPORTANTE:  gli  studenti  che
lavorano  in  gruppo  dovranno  caricare  un  file  solo,  usando  il  codice  persona  di
entrambi
i  due  studenti  (codicePersona1_codicePersona2.vhd).  Deve  essere
effettuata  la  consegna  da uno solo dei componenti del gruppo. La descrizione della
composizione  del  gruppo  dovrà  essere  anche  esplicitamente  menzionata  nella
documentazione allegata.

●

●  un  solo  file  PDF  con  la  documentazione  -  In  questo  caso  il  nome  del  file  caricato
dovrà  essere  codicePersona.pdf,  o  codicePersona1_codicePersona2.pdf  con  lo
stesso ordine usato per il file VHDL di cui sopra.
IMPORTANTE:  gli  studenti  che  hanno  lavorato  in  gruppo  dovranno  assicurarsi  di
specificare  in  modo  chiaro  la  composizione  del  gruppo  (max  2  persone)  nella
documentazione oltre che nel nome di file. La mancata specifica della composizione
del  gruppo  farà  riconoscere  il  voto  solo  allo  studente  il  cui  codice  persona
corrisponde a quello dei file caricati.

●  La cartella di consegna verrà chiusa automaticamente dal sistema allo scadere della
data  prevista.  Il  progetto  verrà  considerato  consegnato  se  alla  scadenza  saranno
presenti i due file descritti sopra, con le caratteristiche specificate. La correzione del
progetto  non  è  immediata  e  richiede  la  verifica  tramite  diversi  test  prima  della  sua
valutazione definitiva.
IMPORTANTE:  qualora  i  file  caricati non rispettassero tali caratteristiche, il progetto
verrà  considerato  non  consegnato.  !!!  Non  mettete  nulla  della  descrizione  del  file
quando lo caricate su Webeep, altrimenti questo cambierà nome.

●

●  Come già ricordato, si utilizzerà un software di analisi per identificare eventuali
copie del codice dei progetti che include tutte e 3 le sezioni del corso ed ogni
consegna  fatta  nelle  sessioni  precedenti.  Anche  a  seguito  della  consegna,  è
obbligatorio  mantenere  privato  e  personale  il  progetto  sviluppato  fino  al  31
Dicembre  2026,  evitando  ovviamente  anche  di  pubblicarlo  on-line  (si  presti
attenzione  alla  nota  sul  fatto  di  essere  sorgente  di  plagio  e  alle  relative
conseguenze).

Schema della Relazione
Qui di seguito vengono riportate delle indicazioni sui punti fondamentali che devono essere
trattati  all’interno  della  relazione.  Si  presti  attenzione  al  fatto  che  la  relazione deve essere
sintetica,  completa  e  chiara;  lo  scopo  è  quello  di  per  permettere  di  comprendere  come  il
progetto è stato svolto.

1.  Introduzione: L'obiettivo non è la "copia" della specifica ma una elaborazione, con un

esempio e, se è possibile, un disegno e/o una immagine, che spieghi cosa succede;

2.  Architettura:  L’obiettivo  è  quello di riportare uno schema funzionale che consenta di
valutare  come  la  rete  sia  stata  progettata  (schema  in  moduli...  un  bel  disegno
chiaro... i segnali i bus, il/i clock, reset… i segnali interni che interconnettono i moduli,
… ):

a.  Modulo  1  (la  descrizione  -  sottoparagrafo  -  di  ogni  modulo  e  la  scelta
implementativa  -  per  esempio,  il  modulo  ...  è  una  collezione di process che
implementano la macchina a stati e la parte di registri, .... La macchina a stati,
il  cui  schema  in  termini  di  diagramma  degli  stati,   ha  8  stati.  Il  primo
rappresenta .... e svolge le operazioni di ... il secondo... etc etc)

b.  Modulo …

3.  Risultati sperimentali:

a.  Sintesi (Report del tool di sintesi adeguatamente commentato)
b.  Simulazioni:  L'obiettivo  non  è  solo  riportare  i  risultati  ottenuti  attraverso  la
simulazione  test  bench  forniti dai docenti, ma anche una analisi personale e
una identificazione dei casi particolari; il fine è mostrare in modo convincente
e  più  completo  possibile,  che  il  problema  è  stato  esaminato  a  fondo  e che,
quanto sviluppato, soddisfa completamente i requisiti.

i.

test  bench  1  (cosa  fa  e  perchè  lo  fa  e  cosa  verifica;  per  esempio,
controlla una condizione limite)
test bench 2 (....)

ii.
iii.  …

4.  Conclusioni (mezza pagina max)

